19 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平4−144423

⑤Int. Cl. 5

識別記号 广内整理番号

❸公開 平成4年(1992)5月18日

H 03 M 1/10

A 9065-5 J

審査請求 未請求 請求項の数 3 (全6頁)

50発明の名称 ADコンパータ

②特 願 平2-268107

②出 願 平2(1990)10月5日

⑫発 明 者 伏 見

和邮

東京都東村山市栄町1-18-28

@発明者 南

孝 男

東京都昭島市武蔵野3丁目1番2号 日本電子株式会社内

勿出 願 人 日本電子株式会社

東京都昭島市武蔵野3丁目1番2号

邳代 理 人 弁理士 阿部 龍吉 外7名

明細重

1. 発明の名称

A Dコンパータ

- 2. 特許請求の範囲
- (1) 入力アナログ信号のピークをホールドする 手段、所定の故形で変化するペデスタル信号を発 生するペデスタル信号発生手段、ペデスタル信号を発 をピークホールドされた入力アナログ信号に加算手段、 する信号加算手段、該信号加算手段の出力を高力 でサンプリングしディジタル信号に変換するAD 変換手段、該AD変換手段の出力を累計する累算 手段、該解算手段の出力を関する累算 手段、該解算手段の出力を開する累算 手段、該解算手段の出力を開する累算 時代する平均化手段を備え、入力アナログ信号で ディジタル信号に変換する際の微分非直線性の平均化を行うように構成したことを特徴とするAD コンパータ。
- (2) ペデスタル信号発生手段は、複数の波形の 選択とレベル調整が可能に構成されたことを特徴 とする請求項 I 記載の A D コンパータ。
- (3) A D 変換手段としてフラッシュ型 A D コン

パータを用いたことを特徴とする請求項!記載の ADコンパータ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、入力アナログ信号をディジタル信号 に変換する際の数分非直線性の平均化を行うAD コンバータに関する。

〔従来の技術〕

放射線スペクトロメータのような統計分析やヒストグラム的な使い方をするAD(アナロケーディジタル)コンバータは、非常に高い微分非直線性が要求される。このため従来はウィルキンソン型と言われるADコンバータや逐次比較型ADコンバータを利用したスライディングスケール方式のADコンバータが用いられ、1%以下の微分非直線性を実現している。

第6図は従来のウィルキンソン型ADコンバー タを説明するための図であり、これは、同図(a)に 示すように入力アナログ信号の被高に等しい電圧 に充電(ピークホールド)した電荷を一定電流で

-161-

2

直線的に放電させ、その放電が完了するまでの時間(カウント有効期間)をクロックパルスで計数する方式である。このADコンバータは、時間計測の微分非直線性のよいことを利用したもので、正確な周期のクロックパルスで放電時間を計数することで、良好な微分非直線性を得ている。

第7図はスライディングスケール方式のADコンパータの構成図で、AD変換毎に、逐次比較製ADコンパータのILSB(吸小ビット)電圧に相当するAVステップで変化させられた直流電圧を、ピークホールドされた人力アナログ信号に加えてAD変換を実行し、得られた結果から加えた直流電圧を発生したディジタル資を差し引いて最終結果とするものである。

この操作によって、第8図に示すように最初のAD変換ではディジタルコード 10 をとった変換用物差しの領域が、次の変換時には 9、そして次には 8、7、7、6、 ……となるように物差しをスライドすることで、統計的な平均化を行って微分非直線性の向上を図ったもの

3

〔課題を解決するための手段〕

そのために本発明のADコンバータは、入力アナログ信号のピークをホールドする手段、所定の被形で変化するペデスタル信号を発生するペデスタル信号をピークホータル信号をピークを加算する信号加算する信号加算を改ら、数信号加算手段の出力を高速でサンプリング回数で平均化する平均の出力を異計する累算手段、該算手段の出力をサンプリング同数で平均化する平均化手段を備え、入力アナログ信号をディジタル信号に変換する際の微分非直線性の平均化を行うように構成したことを特徴とするものである。

(作用)

本発明のADコンバータでは、ベデスタル信号 発生手段、信号加算手段、AD変換手段により、 入力アナログ信号にベデスタル信号を加算して高 速でサンプリングし、ディジタル信号に変換する ことで得られるいくつかのディジタル値は、微分 非直線性を反映した度数となって現れる。このた である。

(発明が解決しようとする課題)

第10図は微分非直線性を説明するための図で ある。

A D コンパータの微分非直線性は、一般的に 1 L S B (最小ビット)電圧 Δ V からのずれで表され、全変換点において求められた内の最も大きい値が用いられる。

本発明は、最大±50%の微分非直線性を持つ 逐次比較型ADコンパータやフラッシュ型コンパ ータを放射線計測やX線計測のADコンパータに 応用するために、微分非直線性の向上を図ること を目的とするものである。

め、これを累積手段、平均化手段で累計し平均化 することで、微分非直線性の向上を図ることがで きる。

(実施例)

以下、図面を参照しつつ実施例を説明する。 第1図は本発明に係るADコンパータの1実施 例を示す図、第2図は第1図に示すADコンパー 夕の動作を説明するための被形図である。図中、 1はピークホールド回路、2は信号加算回路、3 はフラッシュADC、4は累算器、5は割算器、 6はコントロール回路、7はレベル調整器、8は波 形選択器、9はペデスクル信号発生器を示す。

第1図において、ピークホールド回路」は、入 カアナログ信号のピーク値をホールドするもので あり、ペデスタル信号発生器 9 は、レベル観整器 7 と波形選択器 8 で設定されたレベルと放形のペ デスタル信号を発生するものである。信号加算回 路 2 は、ピークホールド回路 1 でホールドしたア ナログ信号とペデスタル信号発生器 9 で発生した ペデスタル信号とを加算するものであり、フラッ

---162---

6



特閉平 4-144423(3)

シュ A D C 3 は、信号加算回路 2 から出力された 入力信号とペデスタル信号との加算信号を高速で サンプリングし、ディジタル信号に変換するアナログディジタルコンバータである。累算器 4 は、 サンプリングしたフラッシュ A D C 3 の出力を累計し、割算器 5 は、その累計した累算器 4 の出力を をサンプリング回数で割って平均化するものである。コントロール回路 6 は、ピークホールド回路 1 のピーク検出信号をトリガにしてペデスタル信 号発生器 9 、フラッシュ A D C 3 、累算器 4 、割算器 5 の動作を制御するものである。

次に、全体の動作を第2図で説明する。

第2図の(入力)に示すような入力電圧を計測する場合、ピークホールド回路1は、この電圧液形のピークをホールドし、コントロール回路6に対してピーク検出信号(PKDET)を出力する。このピーク検出信号によりコントロール回路8は、これをADスタート信号としADサンプリングクロック①をフラッシュADC3に、積和タイミングクロック②を異算器4に、AD動作期間信号③、

7

ヤーに変化する信号であれば一定数のサンプリング後のディジタル値(チャネル)分布は、微分非直線性の分布に添ったものとなるので、サンプリング数で平均化することにより、微分非直線性が平均化したことになる。この関係を示したのが第3図であり、(イ)はオリジナルな数分非直線性分布を誇張して示し、(ロ)は改善後の微分には分布を誇張して示し、(ロ)は改善後の微分には対策は分布を示している。このように入力信号を加えた信号によるa、で見ている。なお、この場合には、平均化のためのチャネルシフトが生じるが、これは地正を加えればよい。

また、微分非直線性の向上は、フラッシュAD Cのもつ固有の微分非直線性分布(パターン)を いかに平均化して向上させるかにある。そのため、 加えるペデスタル信号波形とレベルで平均化効率 は変化する。そこで、ペデスタル信号発生回路は、 数種類の波形発生とレベル調整を可能な構成にす ると、さらに、波形の選択とレベル調整によって ③をピークホールド回路 1、ペデスタル信号発生器 9 にそれぞれ送出し、さらに、AD動作期間の終了時には平均化信号③を割算器 5 に送出する。ペデスタル信号発生器 9 は、AD動作期間信号④の時、時間に比例して増加するペデスタル信号のとでは、これとので、信号のピークホールド値とを加算した信号のとカウンブリングクロック①によりの信号をADサンブリングクロック①によりの出力がクロックのによりででは、ス算器 4 で積和タイミングクロック②により逐次累算器 5 で平均化する。

第3回は微分非直線性の平均化を説明するため の図である。

もし、ペデスタル信号がなければ同一ディジタル値(別表現ではチャネル)を緊算することになり平均化は計れないが、上記のようにペデスタル信号を加えることにより平均化される。

例えばペデスタル信号が上記の例のようにリニ

8

微分非直線性の向上を図ることができる。

第4図は放射線計測等における波高計測部の構成例を示す図で、11は検出機、12はブリアンプ、13は波形整形回路を含むメインアンプ、14は本発明によるADコンパータである。第5図はペデスクル分を考慮した波形整形の例を説明するための図である。

放射線計測等の波高計測部では、ブリアンプの 出力信号レベルが小さくSN比が悪いため、適当 なフィルタを施してこれを改善し、波高値に相当 するパルス信号とするため、第4図に示すように 液形整形回路13をもっている。この液形整形に おいて、あたかも前述した平均化のためのペデス タルをはいたような液形整形(第5図②)がなさ れれば、直接にこの信号を累算して平均化しても よい。

 ホールドは行なわない。

以上のように波形数形と本発明によるADコンパータを組合わせることにより、高計数率を実現するADコンパータが構成可能になる。

なお、本発明は、上記の実施例に限定されるものではなく、種々の変形が可能である。例えば上記の実施例では、フラッシュ型ADコンパータを用いたが、ADサンプリングクロックの周期で変換可能な逐次型ADコンパータであればこれを用いて構成してもよい。また、割算器5は、サンプリング回数に対応した平均化データを得るものであれば割算器以外のものを用いてもよい。

(発明の効果)

以上の説明から明らかなように、本発明によれば、ピーク・ホールドされた入力信号にペデスタル信号を加えて入力信号をある一定範囲間で揺さぶり、多数回の高速サンプリングを実施してその 米群を行い、サンプリング回数で割って平均化するので、ペデスタル信号によって揺さぶれた範囲 の平均値を求めることができ、この平均化、すな

1 1


わち敵分非直線性の平均化で微分非直線性を向上 させることができる。

4. 図面の簡単な説明


第1図は本発明に係るADコンバータの1実施例を示す図、第2図は第1図に示すADコンバータの動作を説明するための被形図、第3図は微分非直線性の平均化を説明するための図、第4図は放射線計測等における被高計測部の構成例を示す図、第5図はペデスタルをはかせた例を説明するための図、第6図は従来のウィルキンソン型型ADコンバータを説明するための図、第7図はスライディングスケール方式ADコンバータの構成図、第8図は第7図に示すスライディングスケール方式ADコンバータの微分非直線性の平均化を説明するための図、第9図は微分非直線性を説明するための図である。


1 … ピークホールド回路、2 … 信号加算回路、3 … フラッシュ A D C 、 4 … 累算器、5 … 創算器、6 … コントロール回路、7 … レベル調整器、8 … 波形選択器、9 … ペデスタル信号発生器。

1 2





-164-





--165---





-166-

BEST AVAILABLE COPY





A/D CONVERTER

Patent number:

JP4144423

Publication date:

1992-05-18

Inventor:

FUSHIMI KAZUO; MINAMI TAKAO

Applicant:

JEOL LTD

Classification:

- international:

H03M1/10

- european:

Application number:

JP19900268107 19901005


Priority number(s):

JP19900268107 19901005

Abstract of JP4144423

PURPOSE:To improve differentiated nonlinearity by adding a pedestal signal to a peakheld input signal, executing rapid sampling many times, accumulating the sampled results and dividing the accumulated of sampling value by the number of times of sampling to average the sampled values.

CONSTITUTION:A signal adder 2 adds a pedestal signal generated from a pedestal signal generated from a pedestal signal generator 9 to an analog signal held by a peak holding circuit 1. A flash ADC 3 samples the addition signal between the input signal outputted from the adder 2 and the pedestal signal at a high speed and converts the sampled signal into a digital signal. An accumulator 4 accumulates outputs sampled by the ADC 3 and a divider 5 divides the accumulated output of the accumulator 4 by the number of times of sampling to average the sampled signals. Consequently, the differentiated non-linearity can be improved.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

THIS PAGE BLANK (USPTO)

Docket # <u>S4-02P11627</u>

Applic. #__PCT/DE2003/002580_

Applicant: MEIER, BERND ET AL.

Lerner and Greenberg, P.A.
Post Office Box 2480
Hollywood, FL 33022-2480
Tel: (954) 925-1100 Fax: (954) 925-1101